# **EUROPEAN PATENT OFFICE**

### Patent Abstracts of Japan

PUBLICATION NUMBER

55163868

PUBLICATION DATE

20-12-80

APPLICATION DATE

08-06-79

APPLICATION NUMBER

54071117

APPLICANT: FUJITSU LTD;

INVENTOR: SUGIURA RIKIO;


INT.CL.

H01L 23/48

TITLE

LEAD FRAME AND SEMICONDUCTOR

DEVICE USING THE SAME



ABSTRACT :

PURPOSE: To enhance the strength of an external connector in a lead frame of a resin molded semiconductor device and increase the density of a chip connector by forming thin chip carrying base of the lead frame and thin lead terminal formed therearound and thick external connecting lead terminal.

CONSTITUTION: A guide hole 5 is perforated at a metallic plate, and thin and thick portions A and B are formed by pressing. Then, a chip carrying base 2 and a lead terminal 3 are formed on the lead frame 1 by stamping. The semiconductor chip is carried on a chip carrying base 2, wire bonded to the lead terminal 3, and clamped from both front and rear surfaces of the molding frame, resin is filled to seal the semiconductor device.

COPYRIGHT: (C)1980,JPO&Japio

## 19 日本国特許庁 (JP)

①特許出願公開

## ⑫ 公開特許公報(A)

昭55—163868

5)Int. Cl.<sup>3</sup> H 01 L 23/48

1

識別記号

庁内整理番号 7357-5F 砂公開 昭和55年(1980)12月20日

発明の数 2 審査請求 未請求

(全 4 頁)

⊗リードフレームおよびこれを用いた半導体装置

頭 昭54-71117

②特 願 昭54-7

②出 願 昭54(1979)6月8日

⑫発 明 者 青木強

川崎市中原区上小田中1015番地

富士通株式会社内

仍発 明 者 窪田昭弘

川崎市中原区上小田中1015番地

富士通株式会社内

@発明者山内修

川崎市中原区上小田中1015番地

富士通株式会社内

⑩発 明 者 杉浦力夫

川崎市中原区上小田中1015番地

富士通株式会社内 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 青木朗

外3名

明 細 🛊

1 発明の名称

リードフレームおよびこれを用いた

半導体装置

#### 2. 特許請求の範囲

1 樹脂對止型半導体装置のチップ搭載ペース シよびリード進子を形成するためのリードフレー ムにかいて、樹脂對止部内に位置すべきチップ搭 載ペースかよびその周囲のリード増子のチップ接 続リード部を形成するための専肉部かよびリード 増子の外部接続リード部を形成するための厚内部 を有することを特徴とするリードフレーム。

2 樹脂射止型半導体装置において、樹脂射止 部内のチップ搭載ペースおよびその周囲のリード 端子のチップ接続リード部の肉厚が樹脂射止部外 側に貫出したリード端子の外部接続リード部の肉 厚より輝いことを特数とする半導体

#### 3. 発明の詳細な説明

本発明は樹脂對止型半導体装置 および これを形成するためのリードフレームの改良に関するもの

である。

砂出

樹脂對止型半導体装置を形成するためのリード フレームは半導体素子であるチップを接合するチ ップ搭載ペース(ステージ)およびその周囲の多 数のリード婚子(外部接続端子)により構成され、 多数の半導体装置を連続的に製造するために通常 1枚のリードフレーム内に多数のチップ搭載ペー スおよびその周囲のリード娘子群が連続して配列 される。近年、半導体装置の機能の増大に伴ない リード端子数が増加しさらに装置の小型化の要求 により半導体装置のチップ搭載ペース周囲近傍の リード端子のチップ接続リード部を極めて高密度 に形成しなければならない。プレス機の打抜き加 工によりリードフレームのチップ搭載ペースおよ びリード端子を切断形成する場合、打抜き可能を 最小間隔は、通常、材料の板厚の 10~12 倍であ る。従って、高密度のリード端子をリードフレー ムに打抜き加工するにはリードフレームの板厚を 非常に輝くしたければたらない。しかしながら、 リード端子の外部接続リード部はプリント板のス

2 学加入 名字册录

**示** 

(1)

時間級55-163858 (2)

ルーホール等に挿入され半導体接置自体を支持するため、ある程度以上の強度を有していなければ ならない。従って、リードフレームの板厚を薄く すると必要を強度が待られなくなるという問題が 生ずる。

1

本発明は上記の点に鑑みなされたものであって、パッケージ本体外側に露出するリード端子の外部接続リード部の強度を所足値以上に保ちかつパッケージ本体内部のリード端子のチップ接続リード部を高密度に形成できるようなリードフレームの提供を目的とする。とのため本発明に係るリードフレームはチップ搭載ペースかよびその周囲のリード選子のチップ接続リード部を形成するための厚内部を有している。

以下、図面に落いて本発明の実施例について説 明する。

第1 図は本発明に係るリードフレームの一実施 例の部分平面図である。リードフレーム1 はチッ ブ搭載ペース2 かよびその周囲の多数のリード雄

· (3)

ムを用いた半導体装置の製造過程の一例を順番に 説明する。まず、リードフレーム1 の素材となる 金属板 『にガイド孔5を穿設する( a 図 )。 次に プレス加工により金属板 1′の表裏からプレス型枠 でクランプし専肉部Aおよび厚肉部Bを形成する。 このとき金属板 1′の薄肉部 Aの両側から金属素材 6 が押出される(b図)。次にこの押出された金 異素材 6 を切断する(c図)。続いて通常の打抜 き工程に従ってこの金属板!を用いてリードフレ ーム1を打抜き加工する(dB)。次にリードフ レーム1のテップ搭載ペース上に半導体業子を搭 載し各リード端子とワイヤポンディングした後、 この部分をモールド型枠により表裏からクランプ し樹脂を注入して樹脂對止してパッケージ本体ギ を形成する(■図)。さらに通常の切断工程、マ ーキング工程、仕上げ工程等を経て半導体装置が 完成する。とのようにして製造した半導体装置の 断面図を第4図化示す。チップ搭載ペース2上化 テップ~が接合されワイヤ8を介してチップ接続 リード部3mと結構される。

以上のような構成のリードフレーム1 は各リード端子3のチップ接続リード部3a が薄肉部 A内で形成されるため多数のリード違子を高密度に打抜き加工できたものである。また、樹脂對止部リの外側のリード端子3の外部接続リード部3b は厚肉部B内で形成されるため充分大きな強度を有している。

20 次に第3図に基いて本発明に係るリードフレー

141

21

30

以上のような半導体装置は樹脂對止部以内のリード端子のチェブ接続リード部3aの肉厚が薄く、樹脂對止部4の外側のリード端子の外部接続リード部3bの肉厚が厚いためリード端子を樹脂對止部内に高密度に収容でき従って多数のリード端子を有する半導体装置を小型化することができ、しかもその強度は充分強く保つことができる。

なお、以上のようなリードフレーム構成にあっては、チャブ搭載ペースおよびその周囲のリード 端子のチャブ接続リード部は肉厚が薄い。したがってこれらの部分は機械的強度が低く、特にリード端子のチャブ接続リード部はより変形し易く、 半導体素子から導出されたリード静の接続を困難 としてしまう可能性が多い。

5 そこで本発明にかいては、第5図に示される如く、リードフレームの、チップ搭収ペース2の周囲に配置されるリード端子のチップ接続リード部34の相互間を補助フレーム11にて橋格状に連続したものとして形成することも提案する。かかる補助フレーム11の存在により、チップ接続リード

(6)

(5)

10

持開昭55-163858 (3)

部3 a は変形し難く相互の間隔は保持される。したがって、半導体素子から導出されたリード級の、 版チップ接続リード部への接続は容易に行なうことができる。補助フレーム11は、前記リード線 の接続が終了した後、切断除去される。

### ६ 図面の簡単を説明

4

第1図は本発明に係るリードフレームの一実施例の部分平面図、第2図は第1図のI-I所而図、第3図は本発明に係るリードフレームの形成過程を展発に示す部分平面図、第4図は本発明に係る半導体バッケージの断向図、第5図は本発明に係るリードフレームの他の実施例を示す部分平面図である。

1 ……リードフレーム

2 ……チップ搭載ペース

3 .....リード端子

うぁ……チップ接続リード部

3 b ……外部接続リード部

4 ……樹脂對止部

A ····· · 博 内 部

171

5

**等件出版** A

B ··· ·· 厚 肉 部。

、 富士通株式会社

10

15

弁理士 育 木 朗

中球士 西 葡 和 之

**弁理士 内 田 幸 男** 

P理士山 口 昭 之


20


9 <del>1</del> (a)


15

第 1 図

**练 2 図** 







第 5 図